SYI003

Ingénierie système avec SysML

Frédéric CAMPS : Ingénieur de recherche au CNRS

2070 € HT*

Session 1

Programmé
Lieu : TOULOUSE

20 au 22 Mai 2026

anglais-png.png

Réalisable en Anglais
Uniquement sur demande d’intra
min-6 personnes

distanciel-jpg.jpg

Distanciel synchrone
Possible sur demande

3 jours (21 heures)

But

L’objectif de la formation est de permettre aux ingénieurs et décideurs d’acquérir les bases de la modélisation système avec un langage semi-formel international. Cette formation vous permettra de maîtriser l’Ingénierie Système, aussi bien pour la spécification des exigences que pour la description d’une solution d’architecture,

Esprit Général

Le stage permet de comprendre les aspects sectoriels de la modélisation système ainsi que les stratégies de mise en œuvre. De nombreux exercices permettent de mettre en œuvre SysML.

Prérequis

Niveau de stage : Base
Niveau ingénieur débutant dans le domaine de la modélisation des systèmes complexes.

Durée et emploi du temps

Le stage dure 3 jours (21 heures) et comporte:- Des exposés sur leas principes de SysML ⅓ du temps
– Des exemples d’applicatiozan projet ⅔ du temps
– Un QCM d’auto évaluation

Sommaire

  • SysML : introduction
    • Historique de la modélisation système
    • Définition des langages semi-formels
    • UML et SysML
    • Utilisation de SysML comme standard dans l’industrie
    • Limitation des langages semi-formels
    • Structuration de SysML
    • Stratégie d’analyse dans les projets: modèle et standard pour piloter un projet avec SysML
  • SysML : mise en application
    • Notion de modèle
    • Approche Document-Centric et Model-Centric
    • Présentation des diagrammes de comportement
    • Présentation des diagrammes de structuration
    • Description des contextes dynamique et statique du système 
  • Spécifications d’Analyse
    • Typologie d’exigences : exigences métier, fonctionnelle, non fonctionnelle
    • Analyse des processus métier: utilisation des diagrammes d’activité et de séquence
    • Traçabilité des exigences dans le projet
    • Le diagramme de Use Case: nominale, dégradé
    • Le diagramme d’exigences SysML
    • Réaliser une synthèse des spécifications
  • Architecture du système
    • Structuration avec le diagramme de bloc
    • Structuration avec le diagramme de bloc interne
    • Capturer des états du système avec le diagramme d’état
    • Définition des flux dans le système
    • Définition des interfaces
    • Définition des ports de communication; full port, proxy port, ports standards
    • Allocation des composants logiques aux composants physiques, du logiciel au matériel
    • Elaboration du Diagramme Paramétrique des Fonctions Système
  • Simulation d’un système
    • Présentation d’un outil de simulation Open Source
    • Définition du modèle: diagramme de bloc et bloc interne, machine à état
    • Simulation temps réel et traçabilité
  • Du modèle vers le code
    • Principe de la génération de code à partir d’un modèle
    • Choix du langage cible
    • Limitation de la génération de code et reverse engineering

Les formations associées qui pourraient vous intéresser

Demande d'informations

Si vous souhaitez des informations à propos du stage. Vous pouvez utiliser le formulaire ci-dessous